Coprocessador Criptográfico em Hardware para RISC-V

O novo paradigma da Internet of Things (IoT) incluí inúmeros dispositivos de baixo consumo e com características de conectividade com a Internet. Atualmente, estes dispositivos necessitam de cumprir requisitos de desempenho e de segurança, sendo este último  de elevada importância, sobretudo ao nível das comunicações com a Internet. Este trabalho propõem o desenvolvimento de um acelerador em hardware, dedicado à execução de algoritmos criptográficos frequentemente utilizados pela pilha de rede, e.g., Advanced Encryption Standard (AES). O acelerador está a ser desenvolvido seguindo duas abordagens de acoplamento distintas: forte e fracamente acoplado. De modo a ser possível testar ambas as abordagens, a solução está a ser implementada numa plataforma baseada em RISC-V.