RRCD: Redirección de Registros Basada en Compresión de Datos para Tolerar Fallos Permanentes en una GPU

Yamilka Toca-Díaz¹, Alejandro Valero², Rubén Gran-Tejero² y Darío Suárez-Gracia²

Resumen-La creciente demanda de paralelismo de las aplicaciones de propósito general en unidades de procesamiento gráfico (GPU) empuja hacia bancos de registros cada vez más grandes y con un mayor consumo energético en sucesivas generaciones. Reducir la tensión de alimentación más allá de su límite de seguridad es una forma eficaz de mejorar la eficiencia energética del banco de registros. Sin embargo, operar en estas tensiones tan bajas compromete la fiabilidad del circuito. Este trabajo tiene como objetivo tolerar fallos permanentes debidos a variaciones en el proceso de fabricación del banco de registros de una GPU operando por debajo del límite de seguridad. Para ello, este artículo propone una técnica microarquitectónica de redirección de registros, RRCD, que aprovecha la redundancia de los datos inherente en las aplicaciones para comprimir registros en tiempo de ejecución y sin la asistencia del compilador ni modificaciones en el repertorio de instrucciones. En lugar de deshabilitar toda una entrada de registro defectuosa, RRCD aprovecha las celdas fiables en una entrada defectuosa para redirigir y almacenar registros comprimidos. Los resultados experimentales muestran que, con más de un tercio de entradas de registro defectuosas, RRCD asegura la fiabilidad del banco de registros y reduce el consumo de energía en un 47% con respecto a un diseño convencional alimentado con una tensión nominal. El ahorro de energía es un 21 % en comparación con un esquema de suavizado de ruido de tensión que opera en el límite seguro de tensión. Estos beneficios se obtienen con un impacto en el rendimiento y área del sistema menor que un 2 y 6%, respectivamente.

Palabras clave—Celdas SRAM, compresión de datos, eficiencia energética, gestión de memoria, procesadores vectoriales, registros, tolerancia a fallos.

I. INTRODUCCIÓN

DESDE hace más de una década, las unidades de procesamiento gráfico (GPUs) se han consolidado como dispositivos de computación masivamente paralelos y se han adoptado en múltiples áreas de la computación, desde sistemas empotrados hasta grandes centros de datos de alto rendimiento. Este éxito ha resultado en una gran cantidad de aplicaciones de propósito general programadas y optimizadas para su ejecución en una GPU (aplicaciones GPGPU). Entre ellas, las aplicaciones emergentes, como las relativas al aprendizaje profundo, la analítica o la minería de datos, empujan hacia el diseño de arquitecturas GPU con mayores recursos computacionales y de almacenamiento mientras se mantiene el consumo de energía bajo control. En consecuencia, la eficiencia energética se ha convertido en uno de los principales aspectos de diseño de la arquitectura de GPUs modernas.

El banco de registros es una de las estructuras de memoria que más energía consume en una GPU, siendo responsable de aproximadamente un 20 % del consumo total de energía del dispositivo [9] y su consumo aumenta generación tras generación. Por ejemplo, el banco de registros de NVIDIA Tesla V100, con 20 MB, es 5 veces más grande que su homólogo en Tesla K40 [19]. Muchas propuestas se han centrado en la eficiencia energética del banco de registros, desde técnicas tradicionales, como *clock* y *power gating*, hasta propuestas recientes, incluyendo la explotación de patrones de acceso a los datos [2], el análisis del tiempo de vida de los datos [13], técnicas de prebúsqueda [22], redundancia de los datos [14], uso compartido de registros [8] o técnicas de *coalescing* [6].

Por otro lado, como cualquier otro circuito digital, el banco de registros de la GPU se encuentra afectado por los efectos de variación estática y dinámica. Las variaciones estáticas son una consecuencia del proceso de fabricación del chip, mientras que las variaciones dinámicas provienen del funcionamiento del circuito (e.g., ruido de tensión y efectos de envejecimiento). Las variaciones en el proceso de fabricación imponen un límite mínimo de tensión de alimentación de seguridad (V_{min}) a cada celda de memoria para garantizar su fiabilidad y, a su vez, para un banco de registros completo, V_{min} queda establecida como la V_{min} más alta correspondiente a la peor celda.

Un suministro de tensión (V_{dd}) por encima de V_{min} asegura un margen de protección suficiente para una operación más segura ante de una caída repentina de V_{dd} , pero por el contrario, acelera el envejecimiento del circuito. Además, una V_{dd} alta supone un desperdicio de energía, puesto que la energía escala cuadráticamente con V_{dd} y un ruido notable en la tensión de alimentación es un evento poco frecuente [15]. En este contexto, algunos trabajos anteriores han propuesto esquemas de suavizado del ruido de tensión para el banco de registros de la GPU, los cuales permiten relajar el margen de protección empujando V_{dd} hacia V_{min} con una frecuencia fija [16], [15]. Reducir V_{dd} por debajo de V_{min} es una tarea desafiante debido al elevado número de fallos permanentes que pueden producirse como resultado de superar la V_{min} de múltiples celdas [23]. A diferencia de los fallos solitarios e inducidos por las variaciones dinámicas o el impacto de partículas, el elevado número de fallos permanentes que surgen cuando $V_{dd} < V_{min}$ está lejos de las capacidades de los códigos de corrección de errores (ECC) convencionales, lo cual no sólo requiere de

¹División de Aplicaciones y Servicios Informáticos de Geocuba, Universidad de Camagüey, Cuba, e-mail: yamilka.toca@reduc.edu.cu.

yamilka.toca@reduc.eau.cu. ²Dpto. de Informática e Ingeniería de Sistemas, Universidad de Zaragoza, España, e-mail: {alvabre,rgran,dario}@unizar.es.

mayores capacidades de almacenamiento y consumo energético sino también de (de)codificadores lentos y complejos para garantizar una operación segura sobre el banco [30], [12].

Con el objetivo de mejorar aún más la eficiencia energética sin utilizar códigos ECC costosos, se está explorando la redirección de contenidos como una solución para tolerar fallos permanentes debido a las variaciones en el proceso de fabricación del banco de registros GPU operando en una tensión por debajo de V_{min} . Este enfoque consiste en deshabilitar las entradas de registro defectuosas y proporcionar entradas alternativas y fiables hacia donde los accesos a registros defectuosos se redirigen. En este contexto, el trabajo previo GR-Guard identifica entradas fiables que contienen datos inútiles en tiempo de compilación y redirige accesos defectuosos a dichas entradas en tiempo de ejecución gracias a modificaciones en el repertorio de instrucciones (ISA) [25]. Sin embargo, modificar la ISA presenta los siguientes inconvenientes: i) expone detalles de implementación innecesarios al programador, ii) requiere cambios en el software para explotar el mecanismo y iii) aumenta la complejidad de la ISA (compatibilidad con versiones anteriores y extensiones futuras). Por el contrario, este trabajo presenta una técnica novedosa de redirección a nivel de microarquitectura, RRCD, que habilita entradas defectuosas con fines de redirección al explotar la compresión de datos inherente de las aplicaciones GPGPU en tiempo de ejecución.

Para que la compresión de datos sea efectiva, se requiere la presencia de patrones regulares en el flujo de datos. Afortunadamente, muchos lenguajes de programación para GPU generan patrones de acceso a memoria regulares y evitan la divergencia en el flujo de ejecución, almacenando patrones de datos regulares en los registros de la GPU [31]. Estos patrones regulares se pueden comprimir utilizando variaciones del algoritmo Base-Delta-Immediate (BDI) originalmente propuesto para comprimir líneas de cache de la CPU [21]. Estos algoritmos de compresión se pueden aplicar a cualquier arquitectura GPU de NVIDIA o AMD, ya que los patrones de datos explotados provienen exclusivamente de modelos de programación de una instrucción-múltiples hilos proporcionado por CUDA u OpenCL.

Algunos trabajos recientes explotan la compresión de datos en el banco de registros de la GPU para reducir energía [14], [32], [33], mitigar efectos de envejecimiento de los transistores [28] o para lidiar con fallos transitorios [18]. Sin embargo, a nuestro mejor entender, la compresión no se ha utilizado con anterioridad para eludir fallos permanentes en bancos de registros GPU. Además, este es el primer trabajo que propone un mecanismo de redirección sin introducir complejidad o una sobrecarga en el software o el programador.

Los resultados experimentales muestran que RRCD garantiza un funcionamiento fiable de un banco de registros con un 39% de entradas de registro defectuosas, reduciendo el consumo de energía promedio en



Traducción registrosLectura operandosEjec1Ejec2WBFig. 1: Pipeline correspondiente a una unidad SIMD despuésde las etapas de búsqueda y decodificación.

un 47 y un 21 % con respecto a un banco de registros convencional que opera con una V_{dd} nominal y con una V_{min} segura, respectivamente, mientras que el impacto en el rendimiento y área es inferior al 2 y 6%, respectivamente.

II. ANTECEDENTES

Esta sección resume la arquitectura del banco de registros de la GPU, el modelo de fiabilidad y los escenarios utilizados para evaluar la propuesta, así como la estrategia de compresión de datos utilizada para combatir las variaciones en el proceso de fabricación.

A. Banco de Registros GPU

Las GPUs actuales constan de decenas de procesadores en orden, también conocidos como *Streaming Multiprocessors* (SMs) y *Compute Units* (CUs) en las GPUs de NVIDIA y AMD, respectivamente. Sin pérdida de generalidad, este trabajo utiliza como ejemplo la familia de GPUs AMD Graphics Core Next (GCN) [3]. Por tanto, el resto del documento utilizará la terminología de AMD.

Una CU consta de 4 unidades single-instruction, multiple-data (SIMD). Cada unidad SIMD se asocia con un segmento o slice de 64 KB del banco de registros. La Figura 1 muestra las etapas de pipeline asociadas a una unidad SIMD y cómo 256 entradas de registros vectoriales componen un slice. A su vez, cada entrada consta de 64 componentes de 4 bytes. Para acceder a las entradas de registro, los hilos se organizan en grupos de hasta 64 hilos llamados wa*vefronts.* Todos los hilos que pertenecen a un mismo wavefront acceden a la misma entrada de registro, pero con un desplazamiento de componente basado en el identificador de hilo en el *wavefront*. De esta forma, aunque cada hilo trabaja con una componente diferente de la misma entrada, se evita hacer referencia a cada componente en la ISA.

Dado que una unidad SIMD consta de 16 canales (64 B), los hilos de un *wavefront* ejecutan una instrucción formando 4 paquetes de 16 hilos adyacentes, denominados como *bloques* (blq_i) en la figura. Estos bloques se acceden uno tras otro durante cuatro ciclos sucesivos. Dado que las instrucciones de AMD suelen disponer de dos operandos fuente (fnt0 y fnt1) y un operando de destino (dest), un slice incorpora dos puertos de lectura y un puerto de escritura.

Tabla I: Porcentaje de entradas de registro con diferente número de bits defectuosos para cada escenario de fiabilidad [25].

Escenario	Entrac	las fiables	Entradas defectuosas			
de fiabilidad	0-bit	1-bit	2-bit	3-bit	\geq 4-bit	
Común	34	33	20	10	3	
Agrupado	43	20	12	10	15	
Disperso	26	35	23	12	4	

Las entradas de registro de un slice se distribuyen estáticamente entre los wavefronts que se ejecutan en la unidad SIMD correspondiente. Para ello, cuando un wavefront se asigna a una unidad SIMD, se le añade un identificador (WF_{id}) , la dirección física de su registro base y un número de entradas de registro contiguas, siendo este último un valor constante para todos los wavefronts de una aplicación [5]. El conjunto de entradas de un wavefront se denomina ventana de registros. Por ejemplo, la Figura 1 muestra ventanas de 3 registros en el slice, resaltadas con un gris de mayor gradiente para los wavefronts WF_0 , WF_1 y WF_2 .

Como se muestra en la etapa de traducción de registros, las instrucciones de cada wavefront se refieren a registros lógicos dentro de su ventana con índices (idc). Estos índices se agregan al registro base para obtener las entradas de registro físico. La entrada del registro base se obtiene de una tabla base de registros indexada con el id del wavefront.

B. Escenarios de Fiabilidad

La distribución de fallos permanentes en una memoria SRAM depende del porcentaje de impacto de las variaciones sistemáticas (transistores vecinos con variaciones similares) y aleatorias (variaciones uniformes a lo largo del chip). La propuesta se evalúa bajo tres escenarios de fiabilidad: *Común*, *Agrupado y Disperso*. El escenario *Común* se refiere a un escenario ampliamente utilizado donde las variaciones sistemáticas y aleatorias se tratan por igual [10], mientras que *Agrupado* y *Disperso* hacen referencia a escenarios con un mayor impacto de variaciones sistemáticas y aleatorias, respectivamente.

La Tabla I muestra la distribución de las entradas de registro de un slice según su número de bits defectuosos para cada escenario de fiabilidad. Este trabajo asume el modelo de fallos de 28 nm propuesto en [25] y obtenido con VARIUS [11].

El modelo de fiabilidad asumido se centra en el banco de registros, asumiendo una implementación con dominios de tensión dedicados para lógica y memoria, manteniendo la lógica con una V_{dd} elevada para evitar fallos como se describe en [35], [7]. V_{dd} queda establecida durante toda la ejecución de una aplicación en 419, 497 y 371 mV para los escenarios *Común, Agrupado y Disperso*, respectivamente, todas ellas por debajo de una V_{min} de 600 mV [34], [25], [20]. En aras de mejorar la claridad, se han agrupado las entradas con cuatro o más bits defectuosos.

Error-Correcting Pointer (ECP) es un enfoque que corrige fallos permanentes mediante la codificación de las ubicaciones de los bits defectuosos en una tabla y la asignación de bits de reemplazo adicionales para reemplazar a los bits defectuosos [24]. En este trabajo, ECP se emplea con una granularidad razonable de entrada de registro con un bit de reemplazo por entrada. Por tanto, las entradas con menos de dos bits defectuosos se consideran como fiables. De manera conservadora, asumimos que los bits defectuosos se distribuyen uniformemente entre los cuatro bloques de una entrada de registro. Es decir, las entradas defectuosas con *i* bits defectuosos, $i \ge 2$, tienen *i* bloques defectuosos. Por supuesto, cuando $i \ge 4$, todos los bloques son defectuosos y la entrada se considera como completamente inútil.

El escenario *Común* muestra una distribución de registros donde el porcentaje de entradas se reduce con el número de bits defectuosos por entrada. En contraste, el escenario *Agrupado*, donde el efecto sistemático domina sobre el efecto aleatorio, muestra un mayor porcentaje de entradas en los extremos de cero y cuatro o más bits defectuosos. El escenario *Disperso*, donde los fallos se distribuyen aleatoriamente, presenta un mayor porcentaje de entradas con al menos un bit defectuoso, pero no muestra tantas entradas completamente defectuosas como el escenario *Agrupado*. En general, el porcentaje de entradas defectuosas en un slice es 33, 37 y 39% para los escenarios *Común*, *Agrupado* y *Disperso*, respectivamente.

Finalmente, cada escenario de fiabilidad cuenta con mapas de fallos de 256×4 bits por slice de acuerdo con la ubicación de los bloques defectuosos. Estos mapas se determinan durante una prueba posterior a la fabricación [20], [25], [26] y se utilizarán como una entrada de RRCD para diferenciar entre bloques (y entradas) de registro fiables y defectuosos.

C. Compresión de Datos

Este artículo explota el mecanismo de compresión de datos propuesto en [28], donde se identifican una serie de patrones de datos regulares en el banco de registros GPU. Estos patrones aparecen cuando todas las componentes de un registro almacenan el mismo valor escalar debido al control de divergencias [31], cuando un registro almacena una secuencia de valores donde la diferencia entre componentes consecutivas es constante debido a identificadores de hilo o direcciones de vectores y cuando, aparte de esta diferencia mencionada, aparece una segunda diferencia de valor entre otras componentes adyacentes, siendo el caso de registros que almacenan linealmente las direcciones de una matriz. Este último patrón también aparece cuando se utilizan técnicas de programación como tiling o ventanas deslizantes.

Estos patrones ofrecen una relación de compresión muy alta, puesto que se necesitan tan sólo 4,88 B para (des)comprimir una entrada de registro de 256 B. Las unidades de hardware requeridas para (des)comprimir un registro en tiempo de ejecución consisten en una serie de sumadores, restadores, comparadores y pequeños *buffers* de memoria para hacer frente a las operaciones de lectura y escritura de cuatro ciclos en un slice de acuerdo con el número de bloques en una entrada de registro. En este sentido, una uni-



Fig. 2: Porcentaje promedio de entradas de registro por ciclo según su estado de fiabilidad y compresión de contenidos.

dad de descompresión recibe un bloque con los datos comprimidos de un registro y envía cada bloque sin comprimir en un ciclo sucesivo, completando el proceso tras cuatro ciclos. De manera similar, una unidad de compresión recibe cada bloque sin comprimir uno tras otro, obteniendo la potencial compresión en el primer ciclo y determinando si el registro completo se puede comprimir en el cuarto ciclo tras examinarse todos los bloques.

III. MOTIVACIÓN

Esta sección explora el potencial de una técnica de redirección de registros basada en la compresión de datos para tolerar fallos permanentes en el banco de registros GPU. Para ello, las entradas de registros se clasifican dependiendo del estado de la compresión de los contenidos (compresible o incompresible) y el estado de la fiabilidad de la entrada (fiable o defectuosa).

La Figura 2 muestra las cuatro categorías resultantes. Cada barra muestra el porcentaje promedio de entradas ocupadas por ciclo. Los resultados se limitan al análisis del escenario de fiabilidad *Común* y se evalúa un subconjunto representativo de aplicaciones de la *suite* OpenCL SDK 2.5 con características diferentes como requisitos de memoria, estrés del banco de registros y oportunidades de compresión de datos [4]. Refiérase a la Sección V para más detalles sobre el entorno experimental.

Casi un 30% de las entradas son fiables y almacenan un registro comprimido por defecto en cada ciclo. Estas entradas son candidatas principales para la redirección, puesto que la técnica RRCD trata de forzar la redirección de un registro incompresible hacia una entrada fiable. Los resultados también muestran que un 22% de las entradas son fiables y almacenan un registro sin comprimir. Por tanto, no constituyen entradas apropiadas para la redirección. Un porcentaje reducido del 10% de las entradas son defectuosas y almacenan un registro sin comprimir. Un registro en una entrada defectuosa requiere una redirección hacia una entrada fiable, de lo contrario, la integridad de los datos estaría comprometida con la presencia de fallos. Finalmente, un 14% de las entradas son defectuosas pero almacenan un registro comprimido. En este caso, no se necesitaría una redirección siempre y cuando el registro comprimido esté almacenado en un bloque fiable dentro de la entrada defectuosa. Los bloques fiables restantes (si los hubiese) de dicha entrada pueden almacenar otros registros comprimidos, lo que da como resultado una entrada defectuosa que almacena múltiples registros comprimidos.

En general, la compresión de datos ofrece oportunidades prometedoras para la técnica de redirección, va que todas las aplicaciones, aparte de BlackS, muestran un mayor porcentaje de entradas fiables que almacenan registros comprimidos frente a entradas defectuosas que almacenan registros sin comprimir. Nótese que las entradas no asignadas también ofrecen oportunidades de redirección para registros comprimidos o sin comprimir. La utilización del banco de registros depende de: i) la arquitectura de la GPU, incluyendo el número de entradas del slice, el número máximo de wavefronts concurrentes asignados a un slice y el tamaño de la ventana de registros [5] y ii) optimizaciones de las aplicaciones [1]. En la Figura 2, la suma de cada categoría para una aplicación determinada constituye el porcentaje de utilización del banco de registros. Dependiendo de la aplicación, estos porcentajes oscilan entre 54 (QRandS) y 93 % (SConv), con un promedio del 74%, siendo un porcentaje más alto que en estudios anteriores [1].

IV. PROPUESTA RRCD

Esta sección presenta la propuesta RRCD. En primer lugar, se presenta una visión general de RRCD, discutiendo cómo funciona el algoritmo de selección de redirecciones e identificando los componentes principales del diseño. A continuación, se describen estos componentes en detalle, incluyendo las operaciones implicadas en cada uno de ellos. Por último, se analizan los costes de temporización, energía, potencia y área.

A. Vista General

RRCD redirecciona dinámicamente registros con entradas del slice en función del estado de compresión del registro. Se requiere una redirección cuando se escribe un registro por primera vez, así como cuando las escrituras posteriores cambian su estado de compresión. Esto significa que se libera la entrada anterior del registro y se le asigna al mismo una nueva entrada defectuosa o fiable en función de su nuevo estado. Los registros no comprimidos siempre se redireccionan a entradas fiables, mientras que los comprimidos pueden redireccionarse a entradas fiables o defectuosas. En este sentido, RRCD prioriza que los registros comprimidos se asignen a entradas defectuosas. De lo contrario se desperdiciarían entradas fiables.

El enfoque propuesto aprovecha el acceso segmentado de una entrada de registro de 256 bytes en bloques de 64 bytes. Es decir, una entrada fiable puede contener hasta cuatro registros comprimidos, cada uno en un bloque diferente. En cambio, las entradas defectuosas sólo pueden contener registros comprimidos en bloques fiables, mientras que los bloques defectuosos permanecen deshabilitados. De este modo, al contrario que trabajos previos [25], la compresión de datos permite explotar las entradas defectuosas. Nótese que un registro comprimido (4,88 bytes) ocupa



Fig. 3: Etapas del pipeline de una unidad SIMD incluyendo los componentes principales del diseño RRCD coloreados en gris.

una pequeña fracción del bloque de 64 bytes, lo cual deja espacio para redireccionar más de un registro comprimido dentro de un bloque. Sin embargo, esto conllevaría un diseño más complejo con un mayor coste en energía y área.

La Figura 3 muestra las etapas del pipeline de una unidad SIMD tras la búsqueda y decodificación de una instrucción, incluyendo los componentes principales del diseño RRCD coloreados en gris. A primera vista, la Tabla de Redirecciones (TR) se encuentra después de la traducción de registros y envía a la siguiente etapa la entrada donde encontrar cada registro. Las unidades de (des)compresión (Com/Des) tienen etapas dedicadas en el pipeline. Los descompresores se sitúan tras los puertos de lectura del slice y garantizan que la unidad SIMD opere con bloques no comprimidos en cada ciclo. Después de examinar un bloque destino, la unidad de compresión envía los datos comprimidos (si es el caso) al puerto de escritura del slice. Por último, la Unidad de Selección de Redirección (USR) se encuentra en la etapa de writeback (WB). Teniendo en cuenta el mapa de fallos del escenario de fiabilidad, la USR emite una nueva redirección cuando cambia el estado de compresión de un registro de destino. A continuación, se describe en detalle cada uno de estos componentes y las operaciones implicadas.

B. Tabla de Redirecciones (TR)

La TR es una memoria de 416 bytes indexada por los registros físicos fuente y destino de una instrucción. El número de filas de la TR es igual al número de entradas del slice (es decir, 256) y también están dispuestas en ventanas de registros. De hecho, la TR desvincula completamente las ventanas de registros del slice para maximizar la posibilidad de encontrar una redirección. En otras palabras, las redirecciones permiten asignar dinámicamente registros de un *wavefront* en cualquier entrada de slice disponible.

El contenido de una fila de la TR se actualiza por la USR cuando es necesaria una nueva redirección. Cada fila contiene la entrada $(entrada_{tr})$ en la que reside un registro en el slice. Para un registro comprimido, los bits blq_{tr} indican en qué bloque dentro de la entrada

se encuentra el registro. Estos bits también se utilizan en los puertos de lectura del slice (bits $blq_{tr\ fnt_i}$) para enviar un bloque fuente a la siguiente etapa en un único ciclo. Del mismo modo, cuando el estado de un registro destino permanece como comprimido (es decir, no se requiere una nueva redirección de la USR), los bits blq_{tr} de dicho registro controlan el puerto de escritura (bits $blq_{tr\ dest}$) para almacenar el resultado comprimido de la unidad SIMD en el bloque adecuado del slice en un único ciclo. En el caso de un registro no comprimido, los bits blq_{tr} no se utilizan para controlar los puertos del slice. En su lugar, se accede a todos los bloques del registro en cuatro ciclos consecutivos.

Los bits de validez v y compresión c_{tr} definen el estado de un registro, codificando un registro válido y comprimido con un '1' lógico en los bits. La USR utiliza estos bits para obtener la redirección de un registro destino. Además, el bit c_{tr} acciona los muxes 2:1 de la etapa de descompresión para seleccionar entre bloques no comprimidos de un puerto de lectura o bloques descomprimidos de una unidad Des.

Nótese que si no es posible encontrar una redirección para un registro comprimido o sin comprimir, se asigna una redirección de respaldo al registro (*spill*). Es decir, una estructura de memoria adicional almacena el contenido del registro. En este trabajo, en lugar de contaminar o reducir la capacidad de almacenamiento efectiva de la jerarquía de memoria [25], se explota la cache Local Data Share (LDS) [3] como almacenamiento de respaldo¹.

El bit *m* indica si la redirección de un registro se encuentra en un almacén de respaldo (m = 1) o en el slice (m = 0). Si m = 1, en lugar de acceder al slice, se accede a la cache LDS para obtener los datos solicitados. Para ello, la LDS se divide en dos mitades, una para los datos regulares propios de la LDS y la otra para los registros de respaldo. Estos registos se organizan como un array contiguo en la LDS. En la TR, cuando m = 1, los bits *entrada_{tr}* se refieren a un

¹La LDS se comparte entre las unidades SIMD de una CU. Para aplicaciones GPGPU, el uso de la LDS depende del programador. Las aplicaciones pueden cargar o almacenar datos en la LDS para amplificar el ancho de banda de cache, evitar la contaminación en la jerarquía de memoria con operaciones scatter y gather o realizar operaciones atómicas a nivel de work-group [3].

desplazamiento desde la dirección base de la partición de respaldo hasta la dirección donde se encuentra el registro.

C. Unidades de (Des)compresión (Com/Des)

De acuerdo con el número de puertos del slice, RRCD requiere una unidad Com y dos unidades Des. A diferencia de TR, la latencia de estas unidades obliga a ampliar la profundidad del pipeline en dos etapas adicionales. La entrada de una unidad Des proviene del puerto de lectura y se refiere a un bloque que contiene los datos comprimidos de un registro fuente. En estos casos, esta unidad desenrolla los cuatro bloques del registro y los envía uno tras otro a la unidad SIMD en ciclos sucesivos. Por el contrario, los bloques procedentes de registros no comprimidos simplemente pasan por alto las unidades Des.

La unidad Com recibe de la unidad SIMD un bloque sin comprimir en cada ciclo. Cuando esta unidad recibe el primer bloque de un registro, determina el estado de compresión del bloque y notifica dicho estado a la USR con el bit c_{compr} , con valor '1' o '0' cuando el contenido está comprimido o descomprimido, respectivamente. Si $c_{compr} = 1$, el compresor también envía los datos comprimidos hacia el puerto de escritura. En caso contrario, los cuatro bloques de un registro se envían hacia el mismo puerto. El bit c_{compr} también controla un mux 2:1 para enviar los datos comprimidos hacia el puerto de escritura.

La compresión de un registro es especulativa, ya que se desconoce si el registro se puede comprimir hasta que se comprueba el cuarto bloque. Por esta razón, se propone el uso de un Buffer de Registro Destino (BRD), tan grande como una entrada del slice, el cual almacena los cuatro bloques de la unidad SIMD mientras se determina la compresibilidad del registro actual. Cuando la compresión no es posible, se notifica a la USR cambiando el estado del bit c_{compr} y la segmentación se detiene durante cuatro ciclos hasta que el registro completo del BRD se escribe en la entrada del slice correspondiente.

D. Unidad de Selección de Redirección (USR)

La USR consta de un mapa de bits de tamaño 256×4 refiriéndose a cada bloque del slice y dos codificadores de prioridad con 1024 y 256 entradas cada uno para seleccionar entradas defectuosas y fiables, respectivamente. El mapa de bits se preconfigura con el mapa de fallos del escenario de fiabilidad elegido y se actualiza a lo largo de la ejecución de una aplicación con las redirecciones ocupadas y liberadas. Por supuesto, los bloques defectuosos se marcan permanentemente como ocupados en el mapa de bits y no se pueden utilizar. Según el estado del mapa de bits, el codificador de 1024 entradas selecciona un bloque libre de una entrada defectuosa para redireccionar un registro comprimido, mientras que el codificador de 256 entradas selecciona una entrada de registro fiable, es decir cuatro bloques libres, para redireccionar un registro incompresible. La USR escoge el tipo de

redirección en función del estado de compresión del registro destino (bits c_{compr}). El resto de las entradas de la USR son el contenido TR del registro destino.

Para cada instrucción con un registro destino, la USR permite que uno de los codificadores obtenga de manera preventiva una redirección mientras la instrucción atraviesa el pipeline. Esta redirección preventiva se refiere a una redirección complementaria con respecto al estado del registro actual. Por ejemplo, si la redirección actual se refiere a una entrada fiable $(c_{tr} = 0)$, la USR selecciona preventivamente un bloque fiable de una entrada defectuosa, asumiendo que el estado del compresión cambiará. De este modo, cuando el primer bloque del registro alcanza la etapa WB, la USR compara los bits c_{tr} y c_{compr} , y acciona el puerto de escritura en consecuencia (bit rsel), ya sea seleccionando la nueva redirección $(entrada_{usr dest} y blq_{usr dest})$ o la redirección anterior de la TR.

Las redirecciones preventivas permiten situar a la USR en la etapa WB sin aumentar la profundidad del pipeline. Si se escribe un registro por primera vez ($v_{dest} = 0$), la USR permite a ambos codificadores obtener redirecciones preventivas. Una vez que la instrucción abandona el pipeline, la USR libera la redirección no utilizada y actualiza la TR si es necesario.

En el caso de un fallo de compresión, la USR selecciona la redirección correspondiente a una entrada fiable y los bloques no comprimidos del BRD se escriben en el slice uno tras otro (misp = 1). También, cuando una instrucción escribe en un registro de respaldo $(m_{dest} = 1)$, la USR trata de encontrar una nueva redirección en el slice para el registro con el fin de mitigar las penalizaciones de latencia por el acceso a la LDS, obteniendo dos redirecciones preventivas al igual que en la primera escritura a un registro. Por otro lado, cuando no se puede encontrar una nueva redirección en el slice, la USR establece el bit m_{dest} a '1' y actualiza la entrada_{tr dest} con el desplazamiento de la partición de la LDS donde se asigna el registro.

Finalmente, cuando un *wavefront* libera su ventana de registros porque ha terminado la ejecución, la USR accede a la ventana del *wavefront* en la TR, invalidando todas las filas (v = 0) del *wavefront* y liberando todas las redirecciones correspondientes en el mapa de bits de la USR.

E. Retardo, Energía, Potencia y Área

Esta sección estima el retardo, energía, potencia y área de los componentes principales de RRCD. Las estructuras de memoria como el slice y la TR se han modelado con CACTI 7.0 [17], mientras que la lógica combinacional y los flip-flops presentes en las unidades Com/Des y la USR se han sintetizado con Synopsis Design Compiler y simulado con Mentor Graphics Modelsim. La librería corresponde a una tecnología de 28 nm de bajo V_{th} disponible en el ámbito académico. Se asume la frecuencia de reloj de 1 GHz de la GPU AMD GCN HD 7770. Se trata de la GPU considerada en todos los experimentos.

La Tabla II muestra los resultados. El tiempo de ac-

Tabla II: Temporización, energía, potencia y área para un nodo de fabricación de 28 nm y una frecuencia de reloj de 1 GHz. N/A: No aplicable.

	Slice	Slice	Slice	Slice	Com	Des	TR	USR
	@Conv	@Com	@Agr	@Dis				
Tiempo de acceso (ns)	0,85			0,95	0,95	0,09	0,11	
Energía por lectura (pJ)	247,38	84,38	84,90	68,25	N/A	0,62	0,54	N/A
Energía por escritura (pJ)	302,23	97,68	99,76	78,33	0,72	N/A	0,50	0,22
Potencia estática (mW)	58,58	30,79	35,18	27,73	6,67	7,14	0,41	15,41
Área (mm^2)	0,680			0,005	0,007	0,005	0,014	

ceso y la energía dinámica (lecturas y escrituras) del slice se refiere al acceso a un bloque de 64 bytes. Para las unidades Com/Des, TR y USR, estos parámetros se refieren a la evaluación de un bloque, el acceso a una entrada y la obtención de una nueva redirección, respectivamente. Sin embargo, en el caso de la USR, el tiempo de acceso se refiere exclusivamente al envío de la nueva redirección al puerto de escritura en la propia etapa del pipeline, ya que las redirecciones preventivas se obtienen en etapas anteriores. Nótese que el consumo dinámico no es aplicable en algunos componentes de RRCD debido a que no intervienen en un acceso de lectura o escritura. Los resultados del slice se muestran para los tres escenarios de fiabilidad estudiados más un escenario convencional donde la GPU trabaja con una V_{dd} nominal para evitar fallos. Al igual que la GPU convencional, todos los componentes de RRCD se mantienen a V_{dd} nominal por la misma razón.

Se asume que el tiempo de acceso del slice permanece constante independientemente del valor de V_{dd} . Sin embargo, la reducción de V_{dd} puede conducir a un aumento del retardo de conmutación de los transistores [2]. En este sentido, se ha medido la pérdida media de rendimiento al segmentar el acceso al slice y aumentar la latencia de 1 a 3 ciclos adicionales. De forma similar a [14], [33], el impacto en el rendimiento oscila entre un 0,6 y un 1,5 %. Estos resultados indican que la ampliación de la profundidad del pipeline tiene un impacto relativamente bajo en el rendimiento, en particular si hay suficiente paralelismo a nivel de hilos de los *wavefronts* asignados al slice.

La energía dinámica y la potencia estática del slice disminuyen con V_{dd} . Las mayores reducciones se observan en la energía dinámica, puesto que aumenta cuadráticamente con V_{dd} . En comparación con el slice, los componentes de RRCD reducen en gran medida la energía, potencia y área. La potencia es el parámetro que más afecta, nótese que la potencia de todos los componentes de RRCD se sitúa en 36,77 mW, lo que supone casi dos tercios de la potencia del slice cuando opera con una V_{dd} nominal. Por otro lado, la estimación del área conjunta de todos los componentes propuestos es 0,038 mm^2 , lo que corresponde a un 5,6 % del slice.

Recuérdese que el tiempo de acceso de las unidades Com/Des (0,95 ns) obliga a ampliar el pipeline en dos etapas adicionales. Por el contrario, el tiempo de acceso es lo suficientemente pequeño tanto en la TR (0,09 ns) como en la USR (0,11 ns) como para encajarlas en las etapas originales de traducción y writeback. Además, el impacto de los muxes 2:1

Fabla III:	Configu	ración de	$^{\circ}$ la	GPU	у	jerarquía	de	memoria.
------------	---------	-----------	---------------	-----	---	-----------	----	----------

Frecuencia de reloj	1 GHz
CUs	10
Slice	64 KB, 4/CU, 4-1-1-1 ciclos/instr.
Máx. WFs/CU	16
Hilos/WF	64
Todas las cache	LRU, 64B/línea
Caches L1 escalares	16 KB, 4-vías, 1/CU, 1 ciclo
Caches L1 texturas	16 KB, 4-vías, 1/CU, 1 ciclo
Caches LDS	64 KB scratch, 1/CU, 1 ciclo
$2 \times \text{ caches L2}$	128 KB, 16-vías/módulo, 10 ciclos
Memoria principal	2 canales/módulo L2, 100 ciclos

adicionales es mínimo, puesto que el retardo de este componente es 13 ps de acuerdo con Synopsis DC Ultra.

V. EVALUACIÓN EXPERIMENTAL

RRCD se ha modelado con el simulador ciclo-a-ciclo Multi2Sim [27]. Los resultados incluyen el tiempo de ejecución de las aplicaciones y estadísticas adicionales del procesador requeridas para estimar el consumo de energía. La energía total se ha calculado combinando estadísticas de Multi2Sim con números de energía provenientes de CACTI y Synopsis. La Tabla III muestra los parámetros de configuración y jerarquía de memoria de la GPU modelada. Todos los benchmarks se ejecutan de principio a fin.

A. Impacto en el Rendimiento

Para entender mejor las fuentes principales de degradación de rendimiento, en primer lugar se clasifican las escrituras en el slice como accesos regulares, escrituras que requieren una nueva redirección y escrituras que disparan un acceso hacia la LDS debido a registros de respaldo. A continuación, se analiza el impacto en el rendimiento del sistema. Para un análisis más detallado del rendimiento se refiere al lector a [29].

A.1 Desglose de Escrituras en Slice

La Figura 4 ilustra un desglose de tipos de escritura en el slice. Nótese que la primera escritura de un registro siempre se considera como una redirección hacia una entrada fiable o defectuosa, o un acceso a la LDS.

Los resultados muestran que, en aplicaciones como QRandS y MatrixM, el porcentaje de escrituras normales sin redirección alcanza el 90 %. Este porcentaje es en promedio del 70 %, lo que significa que la mayoría de los registros no cambian el estado de compresión durante toda su vida útil. En otras palabras, una vez que RRCD selecciona una entrada donde redireccionar un registro, normalmente se refiere al



Fig. 4: Porcentaje de escrituras de registro que requieren un acceso regular sin redirección, una redirección hacia una entrada fiable o defectuosa y accesos adicionales a la LDS.

mismo registro lógico durante toda la ejecución de un wavefront. El hecho de que los resultados sean bastante homogéneos para una aplicación dada bajo los diferentes escenarios de fiabilidad también confirma este razonamiento.

RRCD proporciona suficientes entradas para redireccionar registros en todos los escenarios de fiabilidad estudiados, ya que las escrituras hacia la LDS sólo son notables en *BlackS*, donde el porcentaje oscila entre el 1-2%. La combinación de dos factores clave son la causa de la presencia de escrituras en la LDS para esta aplicación. Primero, el porcentaje de registros comprimidos es bastante bajo, lo que implica que una gran cantidad de entradas defectuosas no se pueden explotar con fines de redirección. En segundo lugar, la utilización del banco de registros es muy alta (véase la Figura 2), lo cual limita las oportunidades de encontrar una entrada redireccionable.

A.2 Impacto en el Rendimiento del Sistema

La Figura 5 ilustra la degradación de rendimiento del sistema para la técnica RRCD con respecto a un banco de registros convencional operando en la tensión nominal. Nótese que, aparte de los accesos adicionales a la LDS, el aumento de la profundidad del pipeline, así como las especulaciones erróneas en las operaciones de compresión también pueden afectar al rendimiento. En este sentido, la predicción del mecanismo de compresión es muy precisa, puesto que el porcentaje de escrituras con una especulación incorrecta es un 2.4 % en promedio.

El impacto en el rendimiento varía ampliamente entre las aplicaciones. BlackS muestra el mayor impacto en el rendimiento, puesto que este benchmark sufre los tres efectos mencionados anteriormente. Sin embargo, la pérdida de rendimiento no excede un 4.5% con respecto al diseño convencional. En *DCT*, *Histog* y *QRandS*, el impacto en el rendimiento es bastante uniforme con independencia de los escenarios de fiabilidad. Estas pérdidas se atribuyen al efecto combinado de la especulación errónea y el aumento de etapas en el pipeline. El resto de aplicaciones se encuentran afectadas principalmente por la mayor longitud del pipeline. Sin embargo, los resultados confirman que el planificador es capaz de despachar instrucciones independientes de *wavefronts* diferentes de manera frecuente, enmascarando los efectos de un



Fig. 5: Pérdida de rendimiento de RRCD frente a un banco de registros convencional.

pipeline más profundo en el rendimiento.

En resumen, el impacto en el rendimiento del mecanismo RRCD es en promedio 1,53, 1,60 y 1,76 % para *Común*, *Agrupado* y *Disperso*, respectivamente, frente a un banco de registros convencional.

B. Ahorro Energético

La Figura 6 muestra el consumo de energía normalizado del slice con respecto al diseño convencional. Con fines comparativos, se incluye también un esquema de suavizado de ruido de tensión (Suav) operando con una $V_{dd} = 600$ mV. La energía se divide en coste estático y dinámico. A su vez, la energía dinámica se clasifica en coste debido a operaciones de lectura y escritura en el slice. La sobrecarga de energía de las especulaciones erróneas se agrega a la categoría de escritura. La etiqueta Com/Des se refiere al consumo estático y dinámico de las unidades de (des)compresión, mientras que el consumo estático y dinámico de la TR, USR y BRD se acumula en la categoría de Redirecciones. Finalmente, también se cuantifica la sobrecarga de energía dinámica por acceso a la LDS debido a registros de respaldo.

La contribución del coste estático sobre la energía total varía ampliamente entre aplicaciones. Por ejemplo, las aplicaciones con un uso del banco de registros relativamente bajo muestran una contribución menor de consumo dinámico, pero siguen acumulando energía estática en cada ciclo. Este es el caso de RadixS, donde se asigna una gran cantidad de wavefronts durante la ejecución de la aplicación, pero el número de accesos al slice es relativamente bajo. Dado que el consumo estático aumenta linealmente con V_{dd} , Suav y RRCD reducen significativamente este consumo en comparación con el esquema convencional. RRCD logra tal ahorro de energía a pesar de la sobrecarga de energía estática debido a un mayor tiempo de ejecución frente Conv y Suav. Como se esperaba, bajo un escenario *Disperso*, con la V_{dd} más baja, se obtiene el mayor ahorro de energía estática, seguido de Común y Agrupado.

La reducción de V_{dd} tiene un mayor impacto en el coste dinámico, ya que este parámetro tiene un efecto cuadrático sobre este tipo de consumo. Además, RRCD también contribuye a reducir aún más el consumo dinámico frente a Conv y Suav. Esto se debe a que, en un acceso de lectura/escritura a un registro comprimido del slice, sólo se accede a un bloque que contiene los datos comprimidos en lugar de al registro



Fig. 6: Consumo de energía normalizado para RRCD y un esquema de suavizado de ruido de tensión (Suav) con respecto a un banco de registros convencional.

completo. Las aplicaciones con un gran uso del banco de registros y una capacidad elevada de compresión, como *QRandS* y *SConv*, muestran un gran ahorro de energía dinámica.

Recuérdese que los componentes de RRCD operan con una V_{dd} nominal para evitar fallos. Esto impone una sobrecarga de energía, pero no impide que RRCD reduzca en gran medida el consumo total de energía gracias a: i) una reducción agresiva de V_{dd} en el slice y ii) una mitigación del coste dinámico del slice al acceder a registros comprimidos. En comparación con Suav, sólo *Histog* y *RadixS* muestran un mayor consumo. Esto se debe principalmente a que estas aplicaciones hacen un uso del slice relativamente bajo y a las pocas oportunidades de compresión de datos.

Nótese que el coste de acceso a la partición de respaldo de la LDS sólo se aprecia levemente en *BlackS*, confirmando que el número de accesos a registros de respaldo es mucho menor que el número de accesos a registros redireccionados en el propio slice.

En resumen, el ahorro total de energía de RRCD bajo los escenarios *Común*, *Agrupado* y *Disperso* es de 39, 43 y 47%, respectivamente, con respecto al esquema convencional. Comparado con Suav, estos porcentajes son 10, 14 y 21%.

VI. TRABAJO RELACIONADO

Esta sección describe trabajos recientes que utilizan la compresión de datos en el banco de registros GPU, así como técnicas de redirección de registros para tolerar fallos permanentes en esta estructura de memoria.

A. Compresión de Datos en Bancos de Registros

Zhang *et al.* implementan un banco de registros con tecnología *spin-transfer torque magnetic* RAM [33]. Con el objetivo de reducir la energía dinámica y las latencias prolongadas de las operaciones de escritura, los autores utilizan el algoritmo BDI para comprimir registros.

Warped-Compression ahorra energía estática en el banco de registros al aprovechar la compresión BDI [14]. Para aquellos registros identificados como compresibles, este enfoque mantiene los datos comprimidos en los bits menos significativos de estos registros, mientras que las celdas con los bits restantes que no contienen datos útiles se apagan mediante la técnica power gating.

La propuesta EREER elimina las componentes adyacentes y duplicadas de un registro, conservando las componentes no duplicadas y los bits de control necesarios para descomprimir el registro en los bits menos significativos de la entrada [32]. Las celdas que almacenan las componentes no utilizadas se apagan para reducir el consumo de energía.

Power gating ayuda no sólo a reducir el consumo estático, sino también a mitigar el efecto de envejecimiento *Negative Bias Temperature Instability* (NB-TI). A diferencia de Warped-Compression y EREER, RC+RAR es una técnica que desconecta registros completos almacenando los datos comprimidos en una memoria pequeña y auxiliar libre del efecto NB-TI por diseño [28].

B. Técnicas de Redirección

GR-Guard es una técnica de redirección que aprovecha las entradas fiables y que contienen registros inútiles para almacenar registros útiles de entradas defectuosas, evitando el uso de dichas entradas defectuosas [25]. Una entrada de registro almacena datos inútiles durante el periodo de tiempo desde la última lectura hasta la siguiente operación de escritura. Dado que esta información es desconocida en tiempo de ejecución, GR-Guard hace uso del compilador y modifica el repertorio de instrucciones para identificar estas entradas de registro en tiempo de ejecución. Específicamente, el formato de instrucción incluye un bit adicional para cada operando, distinguiendo de esta manera si la entrada de registro asociada es útil o no lo es. Al contrario que GR-Guard, el presente trabajo no explota el compilador ni modifica el repertorio de instrucciones. RRCD se basa en la observación de que los contenidos del registro se pueden comprimir fácilmente en tiempo de ejecución, lo que permite tratar las entradas defectuosas como ubicaciones para la redirección en sí mismas, aumentando las oportunidades de redirección con respecto a GR-Guard.

iPatch tolera fallos en las cache L1 de la CPU explotando la replicación inherente de los contenidos de la cache en otras estructuras del pipeline, como la *trace* cache, el MSHR y la cola de escrituras [20]. La propuesta almacena las líneas de cache L1 defectuosas en dichas estructuras del pipeline. Esta técnica requiere modificaciones en los componentes del procesador, incluida la gestión de la consistencia de memoria en las estructuras utilizadas como respaldo, lo cual complica el diseño y la verificación del procesador. Además, la cobertura de fallos se limita a las cache L1 debido al tamaño relativamente pequeño de las estructuras de respaldo.

VII. CONCLUSIONES

El objetivo principal de este trabajo ha sido asegurar la tolerancia a fallos permanentes de un banco de registros GPU operando por debajo del límite seguro de tensión de alimentación. Para ello, este trabajo ha propuesto una técnica de redirección, RRCD, que aprovecha la redundancia inherente de los datos de las aplicaciones GPGPU para comprimir entradas de registro en tiempo de ejecución. Con la compresión habilitada, las entradas de registro defectuosas vuelven a ser útiles porque pueden almacenar múltiples registros comprimidos en el resto de sus celdas fiables, mejorando de manera efectiva la capacidad de almacenamiento del banco de registros.

Los resultados experimentales han mostrado que RRCD garantiza un funcionamiento fiable de un banco de registros con un 39 % de entradas defectuosas. Para esta tasa de fallos, el consumo de energía se reduce en un 47 y un 21 % en comparación con un banco de registros libre de fallos que opera con una tensión nominal y en el límite seguro de tensión de alimentación, respectivamente, mientras que el impacto en el rendimiento y el área permanece por debajo del 2 y 6 %.

Agradecimientos

Este trabajo ha sido financiado por la Universidad de Zaragoza bajo el proyecto JIUZ-2019-TEC-08, MINECO/AEI/FEDER (UE) bajo los proyectos TIN2016-76635-C2-1-R y PID2019-105660RB-C21, Gobierno de Aragón (Grupo T58_20R) y FEDER 2014-2020 Construyendo Europa desde Aragón.

Referencias

- M. Abdel-Majeed and M. Annavaram. Warped Register File: A Power Efficient Register File for GPGPUs. In *Proc. HPCA-19*, pages 412–423, 2013.
- [2] M. Abdel-Majeed et al. Pilot Register File: Energy Efficient Partitioned Register File for GPUs. In *Proc. HPCA*, pages 589–600, 2017.
- [3] AMD, Inc. AMD Graphics Cores Next (GCN) Architecture, 2012.
- [4] AMD, Inc. AMD Accelerated Parallel Processing (APP) Software Development Kit (SDK), 2015.
- [5] AMD, Inc. AMD Graphics Core Next Architecture, Generation 3, Reference Guide, 2016.
- [6] H. Asghari Esfeden et al. CORF: Coalescing Operand Register File for GPUs. In *Proc. ASPLOS-24*, pages 701–714, 2019.
- [7] A. Chatzidimitriou et al. Assessing the Effects of Low Voltage in Branch Prediction Units. In *Proc. ISPASS*, pages 127–136, 2019.
- [8] H. Jeon et al. GPU Register File Virtualization. In Proc. MICRO-48, pages 420–432, 2015.
- W. Jeon et al. Hi-End: Hierarchical, Endurance-Aware STT-MRAM-Based Register File for Energy-Efficient GPUs. *IEEE Access*, pages 127768–127780, 2020.
- [10] U. R. Karpuzcu et al. VARIUS-NTV: A Microarchitectural Model to Capture the Increased Sensitivity of Manycores to Process Variations at Near-Threshold Voltages. In Proc. DSN, pages 1–11, 2012.

- [11] K. S. Khatamifard et al. VARIUS-TC: A Modular Architecture-Level Model of Parametric Variation for Thin-Channel Switches. In *Proc. ICCD-34*, pages 654–661, 2016.
- [12] J. Kim et al. Multi-bit Error Tolerant Caches Using Two-Dimensional Error Coding. In Proc. MICRO-40, pages 197–209, 2007.
- [13] J. Kloosterman et al. RegLess: Just-in-Time Operand Staging for GPUs. In Proc. MICRO-50, pages 151–164, 2017.
- [14] S. Lee et al. Improving Energy Efficiency of GPUs Through Data Compression and Compressed Execution. *IEEE Trans. Comput.*, 66(5):834–847, 2017.
- [15] J. Leng et al. GPU Voltage Noise: Characterization and Hierarchical Smoothing of Spatial and Temporal Voltage Noise Interference in GPU Architectures. In Proc. HPCA-21, pages 161–173, 2015.
- [16] J. Leng et al. Safe Limits on Voltage Reduction Efficiency in GPUs: A Direct Measurement Approach. In Proc. MICRO-48, pages 294–307, 2015.
- [17] S. Li et al. CACTI-P: Architecture-Level Modeling for SRAM-based Structures with Advanced Leakage Reduction Techniques. *HP Labs, Palo Alto, CA, USA. Tech. Rep. HPL-2012-187*, 2012.
- [18] S. Mittal et al. Design and Analysis of Soft-Error Resilience Mechanisms for GPU Register File. In *Proc. VLSID-30*, pages 409–414, 2017.
- [19] NVIDIA, Inc. Inside Volta. https://devblogs.nvidia. com/inside-volta/, 2017.
- [20] D. J. Palframan et al. iPatch: Intelligent Fault Patching to Improve Energy Efficiency. In Proc. HPCA-21, pages 428–438, 2015.
- [21] G. Pekhimenko et al. Base-delta-immediate Compression: Practical Data Compression for On-chip Caches. In Proc. PACT-21, pages 377–388, 2012.
- [22] M. Sadrosadati et al. LTRF: Enabling High-Capacity Register Files for GPUs via Hardware/Software Cooperative Register Prefetching. In *Proc. ASPLOS-23*, pages 489–502, 2018.
- [23] B. Salami et al. Comprehensive Evaluation of Supply Voltage Underscaling in FPGA on-Chip Memories. In Proc. MICRO-51, pages 724–736, 2018.
- [24] S. Schechter et al. Use ECP, Not ECC, for Hard Failures in Resistive Memories. In Proc. ISCA-37, pages 141–152, 2010.
- [25] J. Tan et al. Combating the Reliability Challenge of GPU Register File at Low Supply Voltage. In Proc. PACT-25, pages 3–15, 2016.
- [26] J. Tan and X. Fu. Mitigating the Susceptibility of GPG-PUs Register File to Process Variations. In *Proc. IPDPS-*29, pages 969–978, 2015.
- [27] R. Ubal et al. Multi2Sim: A Simulation Framework for CPU-GPU Computing. In Proc. PACT-21, pages 335–344, 2012.
- [28] A. Valero et al. An Aging-Aware GPU Register File Design Based on Data Redundancy. *IEEE Trans. Comput.*, 68(1):4–20, 2019.
- [29] A. Valero et al. DC-Patch: A Microarchitectural Fault Patching Technique for GPU Register Files. *IEEE Access*, 8:173276–173288, 2020.
- [30] C. Wilkerson et al. Trading off Cache Capacity for Reliability to Enable Low Voltage Operation. In Proc. ISCA-35, pages 203–214, 2008.
- [31] P. Xiang et al. Exploiting Uniform Vector Instructions for GPGPU Performance, Energy Efficiency, and Opportunistic Reliability Enhancement. In Proc. ICS-27, pages 433–442, 2013.
- [32] A. Yazdanpanah et al. EREER: Energy-aware register file and execution unit using exploiting redundancy in GPGPUs. *Elsevier Microproc. Microsyst.*, 77, 2020.
- [33] H. Zhang et al. Architecting Energy-efficient STT-RAM Based Register File on GPGPUs via Delta Compression. In Proc. DAC-53, pages 1–6, 2016.
- [34] B. Zimmer et al. SRAM Assist Techniques for Operation in a Wide Voltage Range in 28-nm CMOS. *IEEE Trans. Circuits and Syst. II*, 59(12):853–857, 2012.
- [35] A. Zou et al. Voltage-Stacked GPUs: A Control Theory Driven Cross-Layer Solution for Practical Voltage Stacking in GPUs. In *Proc. MICRO-51*, pages 390–402, 2018.